進捗
FWのビルドをtsniffのビルドプロセスに組込むのは諦めた。よくわからん。FWは単独でビルドするようにする。
ひたすらにFX2のドキュメントを読んだ。snifferである以上B-CASデータがFIFOに積まれるタイミングを一切制御できないので、FW側で完全なパケット解析をやって、パケット単位でHOSTへ転送するのは難しそうだ。FIFOに載ってるデータを中間バッファとしての8051のメモリへコピーしようにも、コピーしてる最中にMAX2からFIFOにプッシュされると、その分を取りこぼしてしまう。
コミットしてFIFOをスワップした後、HOSTに送るはずのデータをFWから読み出すことができればいいんだがなぁ。
まぁ、ホスト側のパケット解析は残したままで、FWではFIFOからECM-Requestのパターンを検出した時点でのFIFOサイズがECM-Request+Response以上であればコミットするだけで十分なのかもしれん。
VerilogのVの字も知らんかったけど、ソースを眺めていればなんとなく分かるもんだなぁ。
FIFOのコミットタイミングの調整をやってみた。結果、TS1秒遅延で取りこぼしなしになった。FW側もシンプルに実装できたし、これで十分かな。